BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//pretalx//pretalx.coscup.org//coscup-2026//talk//8VHXKE
BEGIN:VTIMEZONE
TZID:CST
BEGIN:STANDARD
DTSTART:20000101T000000
RRULE:FREQ=YEARLY;BYMONTH=1
TZNAME:CST
TZOFFSETFROM:+0800
TZOFFSETTO:+0800
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:pretalx-coscup-2026-8VHXKE@pretalx.coscup.org
DTSTART;TZID=CST:20260809T113000
DTEND;TZID=CST:20260809T120000
DESCRIPTION:當前主流編譯器，真的適合 xPU 嗎？\n\n以 Google T
 PU、Meta MTIA、Tesla Dojo 等為代表的新一代 AI 加速器，多採
 用 RISC-V + Tensor Core 的混合架構，試圖在靈活性與性能之
 間取得平衡。表面上，這讓開發者可以沿用 LLVM 等成熟
 工具鏈，避免從零打造編譯器。\n\n但實務上，問題剛好
 相反。\n\nxPU 的效能關鍵，往往來自對硬體細節的極致掌
 控：memory layout、DMA、pipeline、register usage——這些都難以
 透過通用編譯器自動最佳化。開發者最終仍回到大量 inli
 ne assembly，與工具鏈「對抗」，而非協作。\n\n這場分享
 將從這個落差出發，重新思考編譯器的角色：如果最佳
 化邏輯本質上是 hardware-specific，是否應該被重新定義？\n
 \n在被 LLVM 折磨兩年之後，我做了一個選擇——既然大型
 語言模型已經能生成編譯器，那為什麼不從零開始，打
 造一個真正理解 xPU 的 C++ 編譯器？
DTSTAMP:20260713T142756Z
LOCATION:TR213
SUMMARY:c4c: the smallest full feature C++ compiler for x86\, arm and RISC-
 V based xPU - 吳啟聖 Tim Wu
URL:https://pretalx.coscup.org/coscup-2026/talk/8VHXKE/
END:VEVENT
END:VCALENDAR