BEGIN:VCALENDAR
VERSION:2.0
PRODID:-//pretalx//pretalx.coscup.org//coscup-2026//speaker//TLWDMZ
BEGIN:VTIMEZONE
TZID:CST
BEGIN:STANDARD
DTSTART:20000101T000000
RRULE:FREQ=YEARLY;BYMONTH=1
TZNAME:CST
TZOFFSETFROM:+0800
TZOFFSETTO:+0800
END:STANDARD
END:VTIMEZONE
BEGIN:VEVENT
UID:pretalx-coscup-2026-S8MFLU@pretalx.coscup.org
DTSTART;TZID=CST:20260808T113000
DTEND;TZID=CST:20260808T120000
DESCRIPTION:我透過 DE10-Nano FPGA 開發板，沒有 GPU、不呼叫任
 何框架，從模型量化、推論引擎到 RTL 硬體設計，在 AI 
 推理的每一層都讓自己做中學，將 BitNet 2B transformer 模型
 塞在 1GB 記憶體的 DE10-nano FPGA 上完成 token 輸出。\n\n此演
 講適合那些想要摸清 LLM 從底層硬體到最終 token 輸出的
 人。\n\n這場分享會聊：三元權重 LLM 為何特別適合 FPGA、
 T-MAC 查表的實作與資源平衡、HPS/FPGA 混合推理引擎的設
 計取捨、以及在資源極度受限硬體上做 LLM 部署的踩坑經
 驗。
DTSTAMP:20260713T132505Z
LOCATION:TR212
SUMMARY:在 FPGA 上從 RTL 到 Token 走過 LLM 推理全流程 - Max
URL:https://pretalx.coscup.org/coscup-2026/talk/S8MFLU/
END:VEVENT
END:VCALENDAR